1.基于 FPGA 的原型支持的自动门控时钟转换

2.集成识别 RTL 调试器以快速查找功能错误

3.用于高可靠性和安全性设计的自动化设计，包括 DO-254、ISO 26262 和 IEC 61508

4.与 VCS 模拟器集成，直接支持设计软件 IP

5.更佳结果质量 （QoR），用于计时性能和区域/成本降低

6.支持单机或多机合成的分布式合成

7.加速运行时间较多提供 3 倍的运行时间，支持每个许可证较多 4 个处理器

8.自动存储器和 DSP 推论提供了结果的更佳区域、功率和定时质量

9.广泛的语言支持与VHDL，维里洛语，系统视频，VHDL-2008和混合语言合成

10.通过 HDL 分析师和分层调试流进行高级设计调试和诊断